ECUE X9S731 - Circuits intégrés numériques 2

UE Microélectronique S7 - 2.5 ECTS



 Structure & Enseignants
Type
Heures
Enseignants Associés
CM 9 (x1)
 Jean-Marc Galliere 9h
TD 21 (x1)
 Jean-Marc Galliere 10.5h
 Philippe Maurine 10.5h


 Description
Enseignant Responsable Jean-Marc Galliere
THE 20
Description ECUE

Etude du comportement analogique des structures de base des circuits intégrés numériques CMOS. Introduction aux bases de la méthodologie de conception.

Mots clés CMOS
Optimisation des performances temporelles
Variabilité PVT
Consommation
Modalités de contrôle
  • Contrôle continu de cours
  • Contrôle continu en TP
  • Examen écrit final avec support CAO
Contexte

Cet enseignement est orienté vers les méthodes de conception des circuits intégrés numériques CMOS et la compréhension des techniques de conception et de caractérisation des bibliothèques de cellules pour ASIC : modélisation des processus technologiques de réalisation, définition des structures, modélisation
des performances électriques et méthodes d’optimisation. L’accent est mis sur l’optimisation temporelle des chemins logiques, la variabilité PVT des performances temporelles et la consommation des circuits.

Contenu
  • Exploration du flot CAO numérique
  • Poids logique
  • Grands principes d'optimisation des délais
    • Insertion de buffer
    • Dimensionnement
  • Variabilité des performances temporelles
    • Variations PVT
    • Analyse de Monte-Carlo
  • Chemin critique
  • Consommation des portes logiques CMOS
    • Statique
    • Dynamique
Ressources
  • Transparents de cours au format PDF
  • Tutoriel portant sur conception numérique dans l'environnement Cadence
  • Sujet d'exercices
  • Salles de CAO avec les suites logicielles Virtuoso, RTL Compiler et SOC Encounter de Cadence
  • Accès aux logiciels depuis les salles en libre-service, et depuis le domicile via le VPN Polytech
Prérequis
+ X9S624 - Circuits intégrés numériques 1
+ X9S611 - Systèmes logiques S6
+ -
+ -


 Connaissances
#
Libellé
N
A
M
E
1
Le poids logique : définition x
2
Optimisation des délais sur un chemin logique par dimensionnement et insertion de buffer x
3
Variabilité des performances temporelles en fonction du process, de la tension d'alimentation et de la température (PVT) x
4
Chemin critique : marges de "setup" et de "hold" (slack time) x
5
Consommation de la logique CMOS x


 Compétences
#
Libellé
N
A
M
E
1
Estimer le poids logique d'une porte CMOS et son influence sur le temps de propagation x
2
Mettre en oeuvre les grands principes de l'optimisation des délais par dimensionnement et insertion de buffer x
3
Piloter des simulations pour évaluer l'influence du process, de la tension d'alimentation et de la température (PVT) sur le temps de propagation d'une structure logique x
4
Faire le lien entre chemin critique et fréquence de fonctionnement x
5
Déterminer sur un chemin critique les marges de "setup" et de "hold" (slack time) x
6
Estimer la consommation d'une porte logique CMOS x
7
Utiliser l'outil CAO Cadence pour saisir un schéma structurel avec Schematic Editor (Virtuoso), faire une simulation statique et temporelle avec ADE-XL (spectre), analyser un chronogramme (Viva) et extraire des mesures d'un chronogramme (Calculator) x


 Capacités
#
Libellé
Non
Oui
1
Rédiger x
2
Communiquer x
3
Travailler en équipe x
4
Animer et piloter un groupe, un projet x
5
Rigueur et organisation x
6
Sens pratique x
7
Sens critique x
8
Ouverture d'esprit x
9
Capacité d'analyse et de synthèse x
10
Capacité d'abstraction, logique x
11
Capacité d'initiative x
12
Créativité x


 Compétences RNCP
Type
#
Libellé
0
1
2
CTI
1
Aptitude à mobiliser les ressources d'un large champ de sciences fondamentales. x
CTI
2
Connaissance et compréhension d'un champ scientifique et technique de spécialité. x
CTI
3
Maîtrise des méthodes et des outils de l'ingénieur : identification et résolution de problèmes, même non familiers et non complètement définis, collecte et interprétation de données, utilisation des outils informatiques, analyse et conception de systèmes complexes, expérimentation. x
CTI
4
Capacité à s'intégrer dans une organisation, à l'animer et à la faire évoluer : engagement et leadership, management de projets, maîtrise d'ouvrage, communication avec des spécialistes comme avec des non-spécialistes. x
CTI
5
Prise en compte des enjeux industriels, économiques et professionnels : compétitivité et productivité, innovation, propriété intellectuelle et industrielle, respect des procédures qualité, sécurité. x
CTI
6
Aptitude à travailler en contexte international : maîtrise d'une ou plusieurs langues étrangères, sûreté, intelligence économique, ouverture culturelle, expérience internationale. x
CTI
7
Respect des valeurs sociétales : connaissance des relations sociales, environnement et développement durable, éthique. x
POL
1
Aptitude à participer aux actions de recherche et développement des entreprises, éventuellement en lien avec les acteurs de la recherche publique, et à apporter l’esprit d’innovation favorisant l’évolution technologique. x
MEA-SE
1
Spécifier et modéliser dans leur environnement des systèmes embarqués, sous contrainte de cahier des charges, en intégrant les évolutions de l'état de l'art. x
MEA-SE
2
Concevoir, simuler, prototyper et programmer des systèmes embarqués. x
MEA-SE
3
Réaliser, industrialiser, tester et maintenir des systèmes embarqués. x
MEA
4
Spécifier et concevoir des circuits et systèmes intégrés en vue de leur production industrielle. x
MEA
5
Modéliser un système physique, puis concevoir et mettre en œuvre une architecture de contrôle/commande adaptée. x